MULTICHIP MODULE

Patent Number:

JP4356998

Publication date:

1992-12-10

Inventor(s):

MARUYAMA HITOSHI; others: 01

Applicant(s):

IBIDEN COLTD

Requested Patent:

₩ JP4356998

Application Number: JP19910157738 19910601

Priority Number(s):

IPC Classification: H05K3/46; H01L23/52; H01L25/04; H01L25/18

EC Classification:

Equivalents:

Abstract

PURPOSE:To materialize high-density mounting of electronic parts by connecting a thin built-in electronic part to an inside conductor circuit besides the outside conductor circuit of a multilayer printed wiring board.

CONSTITUTION:A recess 17 is made in an inner layer substrate 12 being the inside insulating layer, and a chip capacitor 16 is placed upside down, and is soldered to an inner conductor circuit 13. And two sheets of prepreg adhesive layers are stacked and pressed as inter-layer insulating materials, respectively, thus a chip capacitor 16 is built in the multilayer wiring board 10. Hereby, the overall thickness of the multilayer printed wiring board can be made thin to the utmost and besides the adhesion between the layers can be made enough, so high-density of electronic parts can be materialized.

Data supplied from the esp@cenet database - 12

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平4-356998

(43)公開日 平成4年(1992)12月10日


| (51) Int.Cl. ⁵ H 0 5 K | 3/46 | 識別記号 Q | 庁内整理番号 6921-4E | FΙ | | | 技術表示箇所 |
|--------------------------------------|------|----------------|-------------------|----------|----------------------|------------|---------------------------------------|
| H01L | - | | | | | • | |
| | | | 7220-4M | H01L | 23/52 | С | |
| | | | 7220-4M | | 25/04 | Z | |
| | | | | 審査請求 未請求 | 求 請求項の数1(全 | 全4頁) | 最終頁に続く |
| (21)出願番号 | | 特顏平3-157738 | | (71)出願人 | 000000158 | | |
| | | | | | イビデン株式会社 | | |
| (22)出願日 | | 平成3年(1991)6月1日 | | | 岐阜県大垣市神田 | 町2丁目 | 1 番地 |
| | | | | (72)発明者 | 丸山 仁 | | |
| | | | | | 岐阜県大垣市河間 デン株式会社河間 | | 200番地 イビ |
| | | | | (72)発明者 | | 1_1_40 F.3 | |
| | | | | (12))(3) | 岐阜県大垣市河間 | 町3丁目2 | 200番曲 イビ |
| | | | | | デン株式会社河間 | | , , , , , , , , , , , , , , , , , , , |
| | • | | | | | | |
| | | | | | | | |
| | | | • | | | | |
| | | | | | | | |
| | | | | | | | |

(54) 【発明の名称】 マルチチップモジュール

(57) 【要約】

【目的】 多層プリント配線板の外部導体回路上の他に その内部導体回路に薄型の電子部品を内蔵接続させるこ とにより、電子部品の高密度実装化を実現する。

【構成】 多層プリント配線板10に多数の電子部品14、15、16を搭載実装したマルチチップモジュール100であって、多層プリント配線板10の外部導体回路11上に電子部品15を搭載実装するとともに、多層プリント配線板10の内部絶縁層12間に薄型の電子部品14、16を軟置し且つ内部導体回路13に電気的に接続させたマルチチップモジュール100において、内部絶縁層12に薄型の電子部品14、16を収納するための凹部もしくは開口17を設けるとともに、凹部もしくは開口17と薄型の電子部品14、16の隙間を多層プリント配線板10のプリプレグ接着剤により充填させた。



1

【特許請求の範囲】

【請求項1】 多層プリント配線板に多数の電子部品を 搭載実装したマルチチップモジュールであって、前記多 層プリント配線板の外部導体回路上に電子部品を搭載実 装するとともに、前記多層プリント配線板の内部絶録層 間に薄型の電子部品を載置し且つ内部導体回路に電気的 に接続させたマルチチップモジュールにおいて、内部絶 縁層に前記薄型の電子部品を収納するための凹部もしく は関口を設けるとともに、その凹部もしくは関口と前記 **薄型の電子部品の隙間を前記多層プリント配線板のプリ 10** プレグ接着剤により充填させたことを特徴とするマルチ チップモジュール。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、多層ブリント配線板に 多数の電子部品を搭載実装したマルチチップモジュール に関し、特には外部導体回路上の他にその内部導体回路 に電子部品を内蔵接続させたマルチチップモジュールに 関する。

[0002]

【従来の技術】従来、両面または多層プリント配線板を 使った高密度実装への取組が種々なされてきている。そ れは、ハイブリッドテクノロジーの中で電子部品を小型 化し、そしてその電子部品を高密度に実装する技術であ る。そして、当初はハイブリッドICといった部品レベ ルに始まり、近年では携帯用オーディオやビデオカメラ 等の電子回路全体にこの高密度実装技術が駆使され、電 子機器の小型化が進められいるのである。

【0003】一方、高密度実装を行うためのプリント配 線板としては、導体回路の微細化と基板の薄型多層化に 30 より高密度配線を実現してきた。現在では、0.05m mまでの微細導体回路と、0.1mm厚さの内層基板と 0. 1 mm厚さのプリプレグ接着層の組合せによる 0. 5mm厚さ4層基板が量産されている。

【0004】しかしながら、近年ではさらに高密度実装 を進めることが要求されてきており、プリント配線板表 面のみに電子部品を実装するだけではなく、プリント配 線板の内部導体回路間に主に受動部品を内蔵させること が要求されたのである。そして、内部導体回路間に印刷 によるカーボン抵抗やニッケルめっき抵抗等の抵抗体入 40 れることがまず検討され、さらにはコンデンサを内蔵さ せることが試みられた。しかし、ブリント配線板にカー ポン抵抗を印刷したものは抵抗値変動が大きかったり、 ニッケル抵抗やコンデンサを形成するにはコストが多く かかったりしたため、量産にはやはり取り入れにくいも のであった。.

【0005】また、近年急速に小型化の進んだチップ部 品を内蔵させる検討も進められた。1005タイプのチ ップ部品では、0.5mm幅の1.0mm艮さで0.3

mm幅の1.0mm長さで0.5mm厚さのチップセラ ミックコンデンサも作られている。この小型チップ部品 をプリント配線板の層間に内蔵させるのである。

【0006】しかしながら、1005タイプのチップ部 品を内蔵させるにせよ、厚さが0.35~0.5mmと 層間絶縁材であるプリプレグ厚さ O. 1 mmよりも随分 厚く、多層プリント配線板として積層一体化するために はプリプレグを複数枚使用し厚くして用いなければなら なかった。それでもチップ部品周辺の樹脂量が不足し て、層間接着が不十分であったり、ポイドが残ったり し、また多層プリント配線板全体が厚いものとなり高密 度実装の考え方に逆行することになったのである。

【0007】さらに、多層プリント配線板として、内層 基板とプリプレグを積層接着させるためには、内層基板 上の内部導体回路表面を酸化第2銅化する黒化処理やそ の酸化銅を還元した粗化面としなければならず、また、 この粗化面は高熱に弱く容易に酸化還元されやすいもの であり、チップ部品や榑型パッケージICを半田づけす るときの熱の影響をどうするかが大きな問題であったの 20 である。

[0008]

【発明が解決しようとする課題】本発明は、以上のよう な問題を解決するためになされたものであり、その解決 しようとする課題は、薄型のチップ部品や薄型パッケー ジICを内蔵させたときに多層プリント配線板全体の厚 さを極力薄く且つ層間の接着を十分なものとすることで ある。そして、本発明の目的とするところは、多層プリ ント配線板の外部導体回路上の他にその内部導体回路に **薄型の電子部品を内蔵接続させることにより、電子部品** の高密度実装化を実現することにある。

[0009]

【課題を解決するための手段】以上の課題を解決するた めに本発明の採った手段は、実施例に使用する符号を付 して説明すると、「多層プリント配線板10に多数の電 子部品14、15、16を搭載実装したマルチチップモ ジュール100であって、多層プリント配線板10の外 部導体回路11上に電子部品15を搭載実装するととも に、多層プリント配線板10の内部絶縁層12間に薄型 の電子部品14、16を載置し且つ内部導体回路13に 電気的に接続させたマルチチップモジュール100にお いて、内部絶縁層12に薄型の電子部品14、16を収 納するための凹部もしくは開口17を設けるとともに、 凹部もしくは開口17と薄型の電子部品14、16の隙 間を多層プリント配線板10のプリプレグ接着剤により 充填させたことを特徴とするマルチチップモジュール1 00.」である。

[0010]

【作用】以上のような構成のマルチチップモジュール1 00においては、内部絶縁層12に薄型の電子部品1 $5\,\mathrm{mm}$ 厚さのチップ抵抗が製造されており、また $0.\,\,5\,\,\,50\,\,\,\,4$ 、 $1\,6\,\mathrm{e}$ 収納するための凹部もしくは開口 $1\,7\,$ が設け てあるため、薄型の電子部品14、16の厚さが吸収できるようになっているのである。従って、内部絶縁層12や内部導体回路13は薄型の電子部品14、16を内蔵させたことによる大きな厚さの膨らみがなくなだらかな平坦状になっているのである。また、凹部もしくは開口17と薄型の電子部品14、16の隙間は多層プリント配線板10のプリプレグ接着剤により充填させるのであるため、内部絶縁層12や内部導体回路13の周辺とくに薄型の電子部品14、16の周辺にはポイド残りは存在していないのである。そして、薄型の電子部品14、16の周辺はなだらかな平坦状であるため、プリプレグ接着剤による充填は樹脂不足とならないのである。【0011】

【実施例】次に、本発明を図面に示した各実施例に従っ て詳細に説明する。

【0012】図1には、本発明のマルチチップモジュー ル100に係わる1実施例が示してある。多層プリント 配線板10の両面の外部導体回路11上には薄型パッケ ージIC15が複数搭載実装してある。 薄型パッケージ IC15はこの実施例ではTAB (Tape Auto mated Bonding) パッケージである。TA BのほかにトランスファーモールドしたTSOP (Th in Smoll Outline Package) が高密度薄型実装に適している。そして多層プリント配 線板10の内部絶縁層12間には薄型のチップコンデン サ16が載置され内部導体回路13に電気的に接続して ある。この実施例では、内部絶縁層である内層基板12 に座グリによる凹部17を形成し、そこに表皇逆向きに したチップコンデンサ16を載置し、内部導体回路13 に半田づけを行った。そして、0.1mm厚みのプリブ 30 レグ接着層を2枚各々層間絶縁材として積層プレスし て、多層プリント配線板10にチップコンデンサ16を 内蔵したものを得た。ここで得た多層プリント配線板1 0にチップコンデンサ16を内蔵したものは、内部絶縁 層12にポイド残りは全くなく、接着強度も充分であっ た。また、この後多層プリント配線板10の外部導体回 路11上に電子部品15を搭載接続してマルチチップモ ジュール100を得た。

【0013】また、内部導体回路13の表面処理および電子部品16の半田づけは、望ましくは次のようにするとよい。まづ内部導体回路13の表面処理は、電子部品16との接続端子部(図示しない)はニッケル及び金メッキを行い、次いで黒化処理を行う。ニッケル及び金メッキは接続端子部のみについて行うため、その部分を除いてメッキレジストでマスクし、ニッケル及び金メッキを行うのである。そして、黒化処理を行えば、金メッキを行った部分は酸化を受けないので、その部分以外の内部導体回路13上に黒化処理が施されるのである。

【0014】次に、電子部品16の半田づけは、前述した凹部もしくは関口17に電子部品16を載置し、電子 50

部品16の外部接続端子(図示しない)の一部と内部導体回路13の接続端子に半田ペーストを塗布し、半田をリフロー溶融させて半田づけを行えばよい。ここで、注意を要するのは黒化処理部分が熱に弱いことであり、黒化処理部分に高熱をかけないことが重要である。そのために、リフロー溶融ではヒータープロック、パルスツール、レーザー光等による部分加熱の方法もしくは低融点半田ペーストを使った低温リフローが望ましい。低融点半田ペーストとしてはピスマス半田やインジウム半田で融点が130~180℃程度のものが望ましい。

【0015】図2には、本発明のマルチチップモジュール100に係わる別の実施例が示してある。図2の実施例の図1の実施例との違いは、内部絶縁層である内層基板12に金型による打抜きもしくは切削加工により開口17を形成し、そこに轉型のパッケージIC14を載倒し内部導体回路13に接続した点である。薄型のパッケージIC14を成したである。薄型のパッケージが望ましい。また、薄型のパッケージIC14の代わりにベアチップICをフリップチップ実装する転用も容易である。その場合は、内部絶縁層である内層基板12に関口は設けず、内層基板12上にベアチップICをフリップチップ実装し、その部分の層間絶縁材であるプリプレグに開口17を設けた。

【0016】図3の実施例は、チップコンデンサやチップ抵抗等のチップ部品16と薄型パッケージIC14を内部絶縁層12間に混在させて内蔵したものであり、詳細は省略する。

[0017]

【発明の効果】以上詳述した通り、本発明に係わるマルチチップモジュールにあっては、薄型のチップ部品や薄型パッケージICを内蔵させたときに多層プリント配線板全体の厚さを極力薄く且つ層間の接着を充分なものとすることができる。従って、多層プリント配線板の外部 導体回路上の他にその内部導体回路に薄型の電子部品を内蔵接続させることができ、電子部品の高密度実装化が実現できるのである。

【図面の簡単な説明】

【図1】本発明に係わるマルチチップモジュールの1実施例を示す断面図である。

「図2】本発明に係わるマルチチップモジュールの別の 実施例を示す断面図である。

【図3】本発明に係わるマルチチップモジュールの更に別の実施例を示す断面図である。

【図4】従来のマルチチップモジュールを示す断面図である。

【符号の説明】


- 10 多層プリント配線板
- 11 外部導体回路
- 12 内部絶縁層
-) 13 内部導体回路

5

- 14 薄型パッケージIC
- 15 電子部品
- 16 チップ部品

17 凹部又は開口

100 マルチチップモジュール



フロントページの続き

H01L 25/18

(51) Int. Cl. 5

識別記号

庁内整理番号

FΙ

技術表示箇所